Interruptvektor

Beim x86-Prozessor liegt die Interruptvektortabelle im Real Mode meist an der Adresse 0x00000000 und hat 256 Einträge zu je 32-bit (CS,IP). Somit braucht die CPU zum Auffinden der Adresse des gesuchten Interrupthandlers nur die Interruptnummer mit 4 zu multiplizieren, um den Offset zur Basisadresse zu erhalten. Aus den dort vorhandenen 4 Byte kann sie dann Segment- und Offsetadresse des Handlers berechnen.

Ab dem 80286 verfügt die CPU über ein eigenes Register – IDTR (Interrupt Descriptor Table Register) –, welches die physikalische Basisadresse und Länge der IVT enthält. Das IDTR wird auch im Real Mode verwendet, so dass eine andere Position des IVT im Real Mode theoretisch möglich ist. Aus Gründen der DOS-Kompatibilität wird aber auf ein Verschieben der IVT im Real Mode meist verzichtet.[2]

Im Protected Mode kann die Tabelle an eine beliebige Stelle im Adressbereich gelegt werden und enthält bis zu 256 Interrupt-Descriptoren, die neben der Sprungadresse noch weitere Informationen und Prioritätsangaben enthalten. Bei unerlaubten Prozessorzuständen oder bei Rechenfehlern werden die in der Interruptvektortabelle enthaltenen Exceptionvektoren gelesen und angesprungen.

In der IA-32 gibt es von der Betriebsart abhängige Tabellen. Im Real Mode, in dem der Prozessor startet, liegt diese ab der Speicheradresse 0x00000000 und hat eine Länge von 1024 Byte. Der Prozessor hat insgesamt 256 Interrupts und jeder Vektor ist 4 Byte groß. Ein Vektor setzt sich aus einer Segmentadresse und einem Offset zusammen, die beim Aufruf in die CS- und IP-Register geladen werden.

Im Protected Mode kann die Interrupttabelle (welche hier Interrupt Descriptor Table heißt) an beliebiger Stelle im Speicher liegen. Die Lage wird mittels der CPU-Befehle LIDT und SIDT über das IDT-Register festgelegt bzw. ausgelesen, in dem die physikalische Startadresse, sowie die Länge der Tabelle angegeben wird. Jeder Eintrag ist 8 Byte groß, somit beträgt die Maximalgröße der Tabelle 2048 Byte. Die Einträge unterscheiden sich vom Real Mode, da es sich um IA-32-spezifische Deskriptoren handelt. Diese zeigen als Trap- oder Interrupt-Gate auf einen Selektor für ein Codesegment, sowie enthalten eine Offsetadresse für dieses Segment oder verweisen auf ein Task Status Segment, eine Datenstruktur, in der der komplette Zustand eines Programmes abgelegt ist (Werte für alle Register usw.). Aufgerufen werden die Einträge der Vektortabellen über Prozessor-interne Fehler (Einträge 0 bis 31) über eine externe Verschaltung, die eine Vektornummer an den Prozessor sendet oder von den Software im laufenden Programm.

Bei diesen Prozessoren gibt es 8 Interrupts. Die Einsprungadressen sind festgelegt und errechnen sich aus einer Multiplikation des Vektors mit 8 (d. h. 00_hex bis 38_hex). Nach einem Reset beginnen die Prozessoren mit der Programmausführung bei 00_hex, was zeitgleich dem Vektor 0 entspricht. Aufgerufen werden können die Interrupts durch externe Anforderung – dabei sendet dann das Bauteil den entsprechenden Opcode (C7_hex bis FF_hex) an den Prozessor.

Der 8085 hat als Nachfolger des 8080 ein erweitertes Interruptsystem. Dort gibt es 3 externe Anforderungsleitungen, die direkt mit einer Einsprungadresse verknüpft sind. Es handelt sich dabei um 5.5, 6.5 und 7.5. Die Einsprungadressen liegen dabei mittig zwischen den 8080-Einsprungadressen: 5.5 auf 2C_hex, 6.5 auf 34_hex und 7.5 auf 3C_hex.

Der Z80 bekam als Erweiterung des 8080 einen NMI (non maskable interrupt). Dessen Einsprungadresse liegt fest auf 66_hex. Nach einem Reset befindet sich der Prozessor in einem zum 8080 kompatiblen Interruptmodus. Über Software kann man in zwei andere Interrupt-Modi wechseln. Im Modus IM1 wird bei externen Interruptanforderungen immer auf den Vektor 7 gesprungen (38_hex). Im Mode IM2 lässt sich eine 256 Byte lange Interrupttabelle mit 128 Einsprungadressen erstellen. Dazu wird in das Prozessorregister I Bit 15 bis 8 der Startadresse dieser Tabelle eingetragen. Die interruptauslösende Baugruppe liefert dann Bit 7 bis 1. Der Prozessor liest dann die Speicherzelle [100_hex × I + V] und [100_hex × I + V + 1] aus, die die Startadresse der Interrupt-Service-Routine darstellt.

Dieser Prozessor unterstützt 256 Interrupts, deren Startadressen in einer Tabelle abgelegt sind. Die Basisadresse ist im Vector-Base-Register abgelegt, zu der dann das Vierfache der Interruptnummer addiert wird.