AND-OR-Invert

AND-OR-Invert-Gatter (abgekürzt AOI-Gatter) sind eine Kombination von Logikgattern, die aus einem oder mehreren UND-Gattern gefolgt von einem NOR-Gatter bestehen. Sie lassen sich in Logikfamilien wie CMOS oder TTL mit wenig Aufwand als gemischtes Gatter realisieren.[1] Sie sind dual zu den OR-AND-Invert-Gattern.

Gatter-Typen
	NOT
AND	NAND
OR	NOR
XOR	XNOR
AOI	OAI

Übersicht

Die mit einem AOI-Gatter realisierte Funktion entspricht der negierten Sum-of-products-Formulierung von Booleschen Funktionen. $n$ Gruppen mit $m_{i}$ , $m_{i}\geq 1,i=1\ldots n$ Eingangssignalen werden mit UND verknüpft. Diese Werte werden dann mit einem NOR-Gatter mit $n$ Eingängen verknüpft.

Bezeichnungen

Die Anzahl der Eingänge für jedes UND-Gatter steht den Buchstaben 'AOI' vorangestellt und sind durch Bindestrichte getrennt. Ein 2-1 AOI-Gatter verknüpft beispielsweise zwei seiner Eingänge mit UND, dieses Ergebnis dann mit dem dritten Eingang mit NOR. Eine alternative Schreibweise ist AOI21.[2]

2-1 AOI-Gatter

Symbol for ein 2-1 AOI-Gatter. Das UND-Gatter hat die Eingänge A und B.

Ein 2-1 AOI-Gatter realisiert die Funktion

Y={\overline {(A\land B)\lor C}}

mit der Wahrheitstabelle

Wahrheitstabelle 2-1 AOI
Eingang A B C			Ausgang Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

2-2 AOI-Gatter

Ein 2-2 AOI-Gatter realisiert die Funktion

Y={\overline {(A\land B)\lor (C\land D)}}

mit der Wahrheitstabelle[2]

Symbol eines 2-2 AOI-Gatters

Wahrheitstabelle 2-2 AOI
Eingang A B C D				Ausgang Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

Implementierungen

Y = A + B C in CMOS, als gemischtes Gatter (links) und mit Standardgattern (rechts)

CMOS

AOI-Gatter können in CMOS effizient als gemischte Gatter implementiert werden. Ein Beispiel zeigt die folgende Abbildung, in der die Realisierung mit gemischten Gattern sechs Transistoren erfordert und Realisierung mittels UND- und NOR-Gatter 10 Transistoren.

Implementierungen in integrierten Schaltkreisen

Der 74xx51 - Schaltkreis aus der 74xx-Serie von Texas Instruments hat ein 2-2 AOI-Gatter und ein 3-3 AOI-Gatter auf einem Chip.[3]

Erweiterungen

Es ist auch möglich, in CMOS gemischte Gatter zu konstruieren, mit denen komplexere Funktionen direkt realisiert werden können. Ein Beispiel aus [1] hierfür ist die Realisierung von $Y={\overline {((C\land D)\lor B)\land A}}$ mittels CMOS, wie in der Abbildung unten gezeigt. Ein derartiges Gatter mit $n$ Eingängen hat in CMOS $2n$ Transistoren.

Y=(CD + B) A, Gatter und ihre CMOS-Implementierung farbig hervorgehoben

Weblinks

Commons: AND-OR-Invert – Sammlung von Bildern, Videos und Audiodateien

Einzelnachweise

P. Fischer: Aussagenlogik und Gatter. Universität Heidelberg, abgerufen am 21. Januar 2024.
Norman Hendrich: hades complex gates. Universität Hamburg, abgerufen am 21. Januar 2024.
SN5451, SN54LS51, SN54S51 SN7451, SN74LS51, SN74S51 AND-OR-INVERT GATES. Texas Instruments, abgerufen am 21. Januar 2024 (englisch).

This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.

[Fischer-1] P. Fischer: Aussagenlogik und Gatter. Universität Heidelberg, abgerufen am 21. Januar 2024.

[Hendrich-2] Norman Hendrich: hades complex gates. Universität Hamburg, abgerufen am 21. Januar 2024.

[3] SN5451, SN54LS51, SN54S51 SN7451, SN74LS51, SN74S51 AND-OR-INVERT GATES. Texas Instruments, abgerufen am 21. Januar 2024 (englisch).